曙海培训基地-IP核验证平台

【简介】

SH IP核验证平台采用ALTERA 1C系列大规模、高速FPGA，型号为EP1C12Q240C8，提供超过30万门系统资源和240k bit的内部高速FIFO，以及内部两个高速PLL，可以合成10M到200M的系统核心时钟，
还提供36对高速LVDS差分接口，大规模应用经过QUARTUS设计工具优化后可以达到100MHz系统工作频率，满足绝大多数用户的应用，性价比很高。IP核验证平台采用6层板PCB设计，使用独立的外部时钟同步芯片，可以为PCI及其它接口提供稳定的零延迟时钟系统电路，满足PCI总线的时钟要求，使验证平台高速，稳定，可靠的工作。

【详细说明】

功能0 ： PCI 桥设备

   完全VHDL、VERILOG源代码设计提供，无时间限制；
   支持PCI总线桥规范1.1协议；
   支持PCI总线规范2.3协议；
   即插即用，无需驱动，标准PCI桥功能；
   支持PCI配置方式0，配置方式1；
   支持PCI配置空间，IO空间，内存空间访问；
   支持PCI VGA设备和ISA桥功能；
   支持PCI中断和4个BUSMASTER（DMA）设备；
   支持PCI 延迟传送，RETRY重入功能；
   内部PCI读写FIFO各为512字节，4个PCI读写请求队列；
   内部集成旋转优先级仲裁结构，公平的PCI主设备优先级设置；
   PCI突发方式，133M字节/秒数据峰值传送；

功能1、功能2： 16C950高速串口IP核设计

完全VHDL源代码设计，标准接口模块化设计，可以移植到非PCI接口应用；
软件兼容16C550串口，提供WINDOWS2000和XP驱动程序和测试程序；
波特率范围为300至115200，可以扩展至921600；
内部输入输出FIFO各512字节，满足高速大容量串口通讯应用；
232方式全串口应用；
485自动翻转信号输出，控制7LB184自动收发切换；
可以外接光偶隔离；
占用700个宏单元，1万5千门系统设计；

功能3： LPC接口功能

LPC接口IP核通过接口转换，提供对外部LPC控制器的控制，外部LPC设备芯片为WINBOND 83627/83627HF，提供两个串口，1个并口，1个软驱接口，1个键盘接口，1个鼠标接口及硬件电压监控功能。
完全VHDL及VERILOG源代码设计，无时间限制；
INTEL LPC规范1.1协议；
支持IO和中断操作；
完全的LPC START、STOP操作规范；
小化等待延迟操作；
状态机协议自动恢复；
提供WINDOWS XP和2000驱动（因为系统无法对两个LPC进行操作，因为端口定义都是一样的，所以采用转换方式操作，避免冲突）；
占用400个宏单元，约1万门系统设计；

功能4： PCI多功能通用主设备

通用32位外部总线接口，24位地址总线接口输出，BUSMASTER方式数据传送，输入输出FIFO各为1K字节；
可以连接外部IO设备，如A/D，D/A等；
内部提供SDRAM参考设计，可以直接连接外部SDRAM和FLASH等存储设备；
大提供64个输入输出GPIO；
AMCC S5933兼容寄存器和BUSMASTER工作方式；
可以为用户定制IO接口连接外部设备；
占用600个宏单元，1万5千门系统设计，外部接口频率大可以达到80MHz,连接SDRAM可以达到66MHz工作频率；
LVDS接口设计输出；

功能5： PCI IDE接口

      完全VHDL源代码设计，标准模块化设计，可以移植到其他总线接口；
      支持ATA-6协议；
      标准PCI NATIVE方式PCI IDE接口；
      BUSMASTER IDE接口支持；
      标准PCI HOST方式，WINDOWS自带驱动；
      支持PIO 0，1，2，3和多字DMA 0、1、2方式；
      支持UDMA33/66设计；（如果需要，请联系技术支持）
      建议使用80针排线，减小干扰；
      外部22欧姆终结电阻，减小反射波干扰，匹配阻抗；
      内部FIFO输入输出各512字节，可以根据客户需求增加；
      2200个宏单元设计，5.5万门系统设计，33.33MHz工作频率；

【订购信息】

SHH1： 不单卖
SH硬件验证平台电路板一张，SH硬件验证平台原理图设计及PCB库设计，无IP核提供，
BYTEBLASTER2下载电缆一根，QUARTUS2 5.1安装光盘，驱动开发工具DRIVERWORKS和NTDDK安装光盘；

SHD1： 2600元
SHH1+16C950串口源代码设计+LPC接口源代码设计+通用PCI主设备源代码设计及以上源代码
设计说明及操作手册；

SHD2： 3600元
SHD1+PCI TO PCI桥源代码设计及操作手册和源代码设计说明；

SHD3： 3600元
SHD1+PCI IDE接口源代码设计及操作手册和源代码设计说明；

SHD4（SHD3+SHD2）： 5000元

以上开发板均提供半年保修及长期技术支持服务，可以帮助客户进行设计和检验；
购买以上开发板均赠送以下IP核设计：
        标准SDRAM接口设计；
        标准I2C接口设计；
        标准AC97音频接口设计；
        标准USB功能IP核设计；
        ALTERA MEGA IP核设计说明；
        ALTERA 下载电缆使用说明；
        驱动程序源代码及开发流程说明；

SH IP核验证平台还可以提供多种内部IP核功能，可以为用户定制开发各种IP核设计，如：
ALTERA NIOS2 CPU嵌入式系统设计；
8259兼容中断控制器；
DDR SDRAM和SDRAM控制器；
LCD控制器，带8M字节本地SDRAM显示缓存，大支持1024x768显示分辨率；
I2C控制器；
高速定时计数器；
嵌入式CPU总线扩展，如三星ARM2440 400MHz CPU外扩标准PCI总线设计；
以及其它用户定制设计；